本文结合国防基础项目的要求,对多速率接收机中的载波同步、速率调整和定时同步技术的基本原理进行了研究,选取了相应的方法设计系统方案,完成了Matlab仿真及FPGA硬件实现。分析对比了载波同步的不同实现方法,具体研究了Costas环载波同步实现相干解调的原理,包括DDS和环路滤波器的实现结构,完成了Simulink仿真和性能测试。通过对采样率与符号率的关系及高数据率对系统处理难度的分析,研究了速率调整的实现方法,搭建Simulink仿真结构,完成测试。选取了Gardner法实现定时同步,研究其实现原理,包括插值滤波器、误差检测器、NCO及环路滤波器。通过Matlab仿真发现高斯白噪声比符号时延对定时同步的影响更大。针对环路存在定时抖动的问题,创新性的提出了一种在环路中添加预滤波器和环路系数模块的方法,仿真结果表明该改进方法能够有效的减小定时抖动。在上述研究的基础上,编写各个模块的Verilog代码,完成了Modelsim仿真,在Virtex-4平台上进行了硬件测试,测试结果表明本文设计的多速率接收机能够在信噪比为10d B,载波频偏为100KHz,符号时偏为3个符号周期的信道内完成对1Mbps~5Mbps逐比特可变的宽带PSK信号的正确解调。