本课题涉及先进的FPGA技术引入到数控插补時某些算法的改进,主要目的是更好的利用FPGA具有系统芯片化、高可靠性、开发设计周期短等特点,及具有系统内可再编程的性能,来解决目前软件插补速度慢而硬件插补设计复杂、调整和修改困难的缺点。本课题采用Verilog HDL硬件描述语言设计了逐点比较法、数字积分法、比较积分法这三种插补算法的直线和圆弧的插补电路模块,并将这六个模块整合在一个模块中。对于插补电路模块设计正确性的验证,本论文使用ModelSim仿真软件对插补电路模块进行仿真验证,验证了插补电路模块设计的正确性。论文还利用VC++6.0设计了插补轨迹模拟软件,通过向插补电路模块输入各种不同的数据进行插补,然后利用该软件对插补电路模块所插补出来的轨迹数据进行模拟,进一步验证了该插补电路模块设计的正确性。论文还结合插补电路设计,对插补算法的某些方面进行了有效的修正。如在处理逐点比较法圆弧插补终点判别时,对于插补整圆的情况进行了修正；在处理数字积分法圆弧插补终点判别时,论文提出了两坐标结合的方法；在比较积分法圆弧插补模块的设计中,进行了插补误差的修正等。