传统的集成电路将组成电路的各种元件布置在同一个基底上,通过金属互连线传输信号。随着科技的发展,基底上的电路元件密度越来越大,导致了集成电路互连布置复杂,功耗提高等问题,严重制约了集成电路的发展。为了提高集成电路的集成度和性能,业界将目光放在了三维集成电路技术上。通过使用硅通孔作为相邻层芯片间的信号传输通道,三维集成电路具有成倍提高集成度,减少互连线长度,降低信号时延,减小电路功耗,并可以集成异构芯片等优点。然而,由于硅通孔的制造工艺还不是特别完善,不可避免地会在制造过程中发生故障,从而造成整个三维芯片的失效。因此,为了提高三维芯片的良品率,必须对硅通孔进行容错设计。本文针对硅通孔容错设计的研究工作如下:1.针对硅通孔故障,本文提出了一种新的基于对角线冗余的硅通孔修复方案。所提方案将冗余硅通孔布置在硅通孔块的对角线中,将整个硅通孔块划分成两个不相交的子块,使用基于最大流算法的冗余修复算法来确定故障的修复路径。实验结果表明,相比基于路由的修复方案,本文提出的基于对角线冗余的硅通孔修复方案,芯片修复率可以达到98.38%至98.96%,方案造成的面积开销降低了 70%左右。2.针对硅通孔不均匀分布和故障聚类分布效应,本文提出了另一种基于信号时延的硅通孔容错方案。所提方案将所有的功能硅通孔按照故障概率和距离约束分组,使用整数线性规划为每组分配合适的冗余硅通孔,在保证容错方案的良品率满足目标良品率约束时,降低容错结构的信号时延。实验结果表明,相比旨在减少硬件开销的容错方案,本方案在付出较小硬件代价时,可以降低约70%由容错结构带来的信号时延。