论文部分内容阅读
在CMOS集成电路中经常使用到两种类型的压控振荡器,即环形压控振荡器(VCO)和LC压控振荡器,LCVCO的Q值较高,有着较强的噪声抑制能力,但电感占用可观的芯片面积是其最大的缺点。环形VCO用CMOS纯数字工艺就能够实现,具有容易集成、调谐范围宽、占用芯片面积小等优点,但它的相位噪声要比LC VCO高出20-40dBc/Hz@1MHz,糟糕的相位噪声性能成为其致命的缺点,严重限制了它的应用,目前设计具有低相位噪声的环形VCO成为亟待解决的问题,因此本文的目的在于设计一个相位噪声性能与LC VCO相当的环形VCO。本文的主要研究内容可以归结以下几点:(1)对压控振荡器的工作原理进行深入探讨,分析和比较了几种经典结构的VCO。对引入到差分延迟单元的正反馈在提高VCO的频率、改善相位噪声性能的贡献进行了分析,对调谐环形振荡器频率的几种方式进行了分析,对VCO的功耗、相位噪声、频率、输出摆幅、线性度之间需要的折衷选择进行了讨论。(2)讨论了压控振荡器的噪声机制。首先对信号路径和控制路径上的噪声到相位噪声的转换进行了详细的讨论;接着对相位噪声常见的两种模型即Lesson模型和Hajimiri模型进行推导,并分析了这两种模型在相位噪声预测方面的优势和不足之处;最后给出了几种降低相位噪声的方法。(3)使用smic180nm CMOS工艺,设计一款频率可调范围为2-4GHz的环形压控振荡器。针对环形压控振荡器较差的噪声抑制能力,设计一个波形调整模块对延迟单元的输出节点在电平切换的过程中充放电流,提高延迟单元的切换速率,进而提高波形的振幅,改善波形上升和下降时间的对称性,最终达到降低环形压控振荡器相位噪声的目的。这也是本文最具创新之处,这个降噪措施的提出和使用是依据对Lesson模型和Hajimiri模型的讨论。最后文中还对版图设计规则和技巧进行讨论,给出VCO完整的设计版图。(4)介绍了压控振荡器的一个应用领域:时钟电路,然后对这个电路的各个模块进行结构设计和最后整体电路的设计,用来对VCO的性能进行验证。