经过几十年的发展,并行数据处理技术与人工智能等前沿科技产生了十分紧密的联系,已经成为计算机与测试测量领域的重要研究内容,作为并行数据处理的基础技术,并行数据采集在震动、压力测试,医用、医疗仪器,电能质量测试等方面获得了广泛应用,并朝着高分辨率和高采样速率的方向持续发展。为得到一种通用的并行数据采集实验平台,本文在研究理解相关知识的基础上设计了一款并行数据采集模块,全文的主要工作内容如下:针对并行数据采集系统的各项技术指标,对系统功能进行了详尽的需求分析,制定了总体设计方案。采用中端FPGA处理器作为核心控制器,以多通道高分辨率的Delta-Sigma A/D转换器作为数据采集芯片,采用DDR II存储颗粒作为数据缓存器件,采用CY7C68013作为USB接口芯片,对各接口电路和时钟电路、复位电路等辅助电路进行了设计和说明,完成了硬件平台的制作。在硬件电路研制中,采用了基于Cadence软件的设计流程,利用FSP插件对FPGA器件进行了引脚分配优化,绘制了易于修改的原理图和PCB板图,得到了光绘文件,提高了系统的可重用性,最终完成了制板和硬件调试。在硬件逻辑研制过程中,采用了基于IP核的片上系统设计方法,充分利用了Quartus软件平台的各项功能,在深入理解各器件功能和时序特征的基础上设计了自定义的数据采样和数据通信IP核,配置了DDR II存储器IP核,增大了模块功能的灵活性。随后搭建了基于Qsys和NIOS处理器软核的片上系统,并对系统的逻辑功能进行了仿真验证。在软件设计中,说明了片上系统的软件设计过程,并利用VISA函数库设计了符合VPP规范的驱动程序,给出了驱动函数树和主要函数的功能说明,之后利用Lab Windows/CVI软件开发平台设计了上位机应用程序。本文在最后针对模块搭建了测试平台,进行了功能测试和分析。测试结果表明,并行数据采集模块的功能和各项技术指标符合设计要求。