频率综合器作为现代通讯系统中的重要组成部分,广泛应用于雷达、射频系统、Wi-Fi等无线通讯系统。锁相环为收发机提供时钟信号,保证微处理器的时序正确,在航空航天中用于锁相。为了提供稳定而又纯净的高频信号,同时也要适应高速通讯要求,设计一个功能齐全、快速锁定的锁相环频率综合器,在当今这个依靠无线通讯而联系起来的世界显得尤为重要。本论文设计了一款快速锁定的带自动频率校正(AFC)的小数分频锁相环电路,频率覆盖范围为1.6GHz~2.0GHz。首先,采用Simulink软件对锁相环电路各个子模块进行建模,其中包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器。锁相环线性模型用于探究环路参数合理性;非线性模型用于模拟实际电路工作情况;噪声模型用于研究噪声对整体环路输出带来的影响。随后,基于CMOS工艺设计各个模块的晶体管级电路并对其进行版图设计和后仿验证。其中,鉴频鉴相器采用D触发器下降沿触发的结构;电荷泵采用双通路电路结构,其开关管采用传输门的形式;环路滤波器采用三阶滤波器结构;压控振荡器采用PMOS-NMOS互补结构;分频器分别采用了PS计数器和行波计数器两种结构。随后,采用自动频率校正技术,寻找目标频率所在的正确调谐曲线,使得锁相环可以在16根调谐曲线之间快速切换。最后,将神经网络技术与传统的压控振荡器相结合,提出了一种基于神经网络技术对压控振荡器调谐曲线线性度的优化系统,并且在MATLAB上进行了仿真验证。为传统锁相环电路的优化带来了一种全新的思路。该锁相环电路基于GSMC 0.13?m RF工艺,工作电压为1.2V,整体版图面积为1.425?1.390mm~2,输出频率范围为1.6GHz~2.0GHz,整体功耗为20m W,最差锁定时间为50?s,压控振荡器在1MHz处的相位噪声浮动范围为-120~-124dBc/Hz@1MHz。