伴随着科学技术发展,超高清电视、万兆以太网、高清视频采集系统、雷达数据等等,这些高带宽数据通过传统的并行传输数据方式已经不能够满足速率的需求,所以选择了串行数据传输方式以满足高带宽的数据要求。因此对高速串行数据传输的研究是当下较为热门的领域,具有很高的实用价值和研究意义。本文基于FPGA内部Rocket IO,以Aurora协议作为数据传输规范,采用光模块作为数据收发端,以光纤作为传输介质,实现高速串行数据传输。本文首先对FPGA内部的Rocket IO功能结构及特点进行研究,并对Aurora协议、8B/10B编解码、单链和多链的剥离传输的一些概念及过程进行简要分析,此外还对高速布线的一些知识进行归纳,主要包括:电源分配网络设计、信号作为传输线、串扰及抑制和EMI。根据系统需求,设计系统硬件平台,主要包括:整体方案设计、主控芯片的选择、电源模块设计、DDR3数据缓存模块设计、RS422串口通信模块设计、GTP高速口电源和时钟设计等。通过对各个硬件模块的设计和最终电路板的测试,保证了系统硬件平台的稳定性,为软件设计提供可靠的硬件平台。本系统采用Xilinx公司的XC6SLX45T为主控芯片,使用Verilog HDL硬件语言对各功能模块进行硬件描述,ISE和ModelSim分别作为开发和仿真工具,配合直流电源、示波器和万能表等工具,完成硬件平台测试,确保硬件平台的稳定。设计合理的软件开发流程,测出了硬件平台通道的误码率,保证了数据传输通道的正确性。结合Aurora接口时序,对接口控制模块进行编写,并且实现了数据的自发自收功能。