随着集成电路制造工艺进入到纳米尺度,工艺偏差对电路性能的影响越来越复杂。同时集成电路朝着更高的集成度和更大的电路规模方向发展,受工艺偏差影响的参数更多,具有明显的高维特性,一个适用于高维电路的良率分析算法亟待提出。本文针对蒙特卡洛方法所需仿真次数庞大、仿真时间长,以及现有大部分快速良率分析算法难以解决300维以上电路良率分析问题,基于低秩张量近似（Low Rank Tensor Approximation,LRTA）模型,提出了一种新型的适用于4σ量级良率要求、高维SRAM阵列场景下的快速良率分析算法,并和现有的方法在速度和精度上作比较。该算法的核心思想是使用LRTA模型建立输入工艺参数和输出性能指标之间的映射关系,用于替代耗时的晶体管级仿真。LRTA模型使用典型张量分解,模型多项式次数随着维度仅呈现线性增长,可以有效地处理高维良率分析问题。进一步地,提出了一个基于LRTA模型的灵敏度分析方法,用于将模型的不确定性分摊给各个参数来度量各参数的重要性,通过剔除冗余参数对模型进行简化,可以进一步加快良率分析速度。本文的实验对象包括SRAM单元及由SRAM单元组成的高维阵列电路,以蒙特卡洛方法（Monte Carlo,MC）为黄金标准,复现了HSCS（Hyper-Spherical Clustering and Sampling）、AIS（Adaptive Importance Sampling）和MFRIS（Multiple-Failure-Region Importance Sampling）方法作为对比对象。对于18维的SRAM单元电路,LRTA方法相比MC方法加速了5727倍,比HSCS、AIS和MFRIS方法加速了3～8倍;对于由32位SRAM单元组成的597维阵列电路,HSCS和AIS方法在此场景下无法收敛到正确值,LRTA方法相比MC方法加速了2234倍,相比MFRIS方法加速了4.8倍。实验还表明基于LRTA模型的灵敏度分析方法与MC方法的结果高度吻合,通过灵敏度分析进行模型简化,可以有效地加速良率估计过程并且提供可接受的精度。