论文部分内容阅读
精简指令集计算机(Reduced Instruction Set Computer, RISC)是1979年提出的一种先进的处理器设计思想,其特点为优先选取处理器中使用频率最高的指令,并将指令的格式固定,指令的寻址方式减少。由于RISC简单高效的优点,使其在提出之后就得到了业界的广泛关注。目前在高性能服务器和嵌入式领域,90%的处理器都是采用RISC架构进行设计的。但是,在RISC处理器经典的五级流水线结构中,执行阶段存在的逻辑众多,可能会产生拥堵现象,从而影响流水线的执行速率。为了避免逻辑拥堵现象的发生,进一步提高流水线的数据处理速度及扩展处理器功能,本文对处理器的流水线结构重新进行划分,提出了一种由指令取出单元(IF)、指令译码单元(ID)、控制逻辑执行单元(FLE)、运算单元(AU)和寄存器组(REF)五部分组成的新型五级流水线结构。其中,在流水线的运算单元添加了新型的乘累加器来拓展RISC处理器的功能,与普通乘累加器相比,此新型乘累加器注重电路结构的简化,并且其执行速度提升了三倍。本论文研究了流水线结构引入的结构相关、数据相关和控制相关问题,并使用哈佛结构、数据前推技术以及软件编程的方法分别解决了这三种相关性问题。在新型流水线结构的具体实现时使用Verilog HDL完成了流水线的逻辑设计,利用Modelsim软件对流水线各级以及整体结构进行了功能仿真,然后使用Quartus Ⅱ软件对处理器进行了逻辑综合以及静态时序分析。从仿真综合的结果可以看出：处理器可以平稳快速地执行,并且流水线中的每一条指令都可以在一个时钟周期内执行完毕。时序报告显示：该处理器没有发生任何时序违规现象,满足时序设计要求,并且流水线结构的最大工作频率可以达到172.95MHz,与同类设计相比,提高了15.2%。最后,在FPGA实验板上对其进行硬件调试,达到了本设计预期的目标。