随着IC设计规模和复杂度的增加，设计的功能验证要花费整个设计流程时间的70％左右。目前基于仿真的功能验证平台在实际应用中存在以下一些缺点：首先，验证平台由验证工程师利用HVL语言建立，这要求只有在设计实现结束后才能开始创建验证平台，滞后了设计验证的进度；其次，验证平台中虽然包含有时序检查机制，但是一般只是对端口协议进行检查，对设计内部的细节监控较少，当发现设计缺陷时必须通过分析波形以及日志文件定位设计缺陷，可观察性较低；最后，验证平台只能对高层功能特性进行覆盖建模，对设计内部边角问题以及细节特性建模比较困难，这造成验证平台的功能覆盖建模不完整，降低了验证过程的可控制性。 针对目前验证流程的不足，将断言技术引入验证过程从协议和关键时序特性的检查机制以及覆盖建模和报告机制两个方面来增强基于仿真的验证技术，提高设计实现的可观察性和验证过程的可控制性。具体而言，将断言技术引入Specman Elite验证平台中，给出加入断言技术后的功能验证流程。探讨了基于pragma、PSL、OVL以及System Verilog等断言实现方法的优缺点，最终选择SVA库以及System Verilog语言实现验证过程中的断言结构。本文以Garfield SoC中的EMI(外部存储器接口)模块为例，详细地分析了EMI模块设计规范的定义以及各个组成部分的设计实现细节，根据这些设计实现制定出EMI模块的功能验证方案，并且从特性检查与覆盖检查两个方面对其进行断言的添加。最后从测试激励的产生、数据和时序检查机制以及覆盖检查和报告机制这三个方面对EMI模块基于断言的功能验证环境进行设计，详细地分析了环境中各个组成部件设计实现的原因，并且给出了环境仿真运行的过程。 实验结果表明，与原来基于仿真的验证环境相比，基于断言的动态验证环境可以极大的节省设计缺陷的调试时间，从而缩短了设计功能验证的时间，而且可以发现更多的设计验证空洞，增加了设计验证过程的信心。