在数据通信中,噪声源的存在可能导致数据在传输过程中发生错误。因此,一个可靠的系统必须有检测和纠正这种错误的机制。本文研究的主题是总线通信中的错误检测和处理机制,并以USB(Universal Serial Bus,通用串行总线)和PCI(Peripheral Component Interconnect)总线作为实例对串行和并行总线中的错误检测和处理机制做了研究并进一步探讨了其具体设计实现方式。 论文首先介绍了总线通信中差错控制的基本理论:差错控制方式和检错纠错编码理论,在此基础上引入了USB总线和PCI总线差错控制机制的基本理论和设计实现。关于USB总线,主要从差错控制方式和检错纠错编码方式这两个方面分别做了论述。关于PCI总线,讨论了其奇偶校验的基本理论,以及奇偶校验码在PCI总线中的设计实现。 论文的最后介绍了就一个完整USB设备端控制器的设计方案及设计流程。首先给出了USB设备端控制器的模块结构划分方案,然后给出了RTL级和门级的验证测试方案,最后讨论了整个芯片面向FPGA的综合过程,并详细介绍了FPGA中RAM的综合情况。