随着CMOS工艺的发展,数字电路的性能快速提升,工艺偏差、器件失配和温度特性等因素仍然在制约模拟电路的性能。Sigma-Delta ADC突破性地引入了过采样及噪声整形技术,通过牺牲工作速度来获得了精度上的提高,突破了匹配误差的限制,降低了设计难度,是近年来发展最快、应用最多的主流技术。本文首先研究了Sigma-Delta ADC的从出现到成为主流技术的发展历程,以及近年来有关其结构与性能的研究现状,对常用结构的优缺点进行分析对比。根据所需要的性能指标对Sigma-Delta ADC进行系统级设计,确立了本设计的基本实现方案,选择了四阶单环单位量化全前馈调制器结构,过采样率为128,并建立了对应结构的系统级模型,确定了模型中前馈、反馈、积分系数。数字抽取滤波器结构设计为5阶积分梳状（CIC）滤波器、FIR型补偿滤波器、半带滤波器级联。对Sigma-Delta ADC的系统级模型进行了仿真以及分析,以系统级建模结果为依据,完成了Sigma-Delta调制器的电路级设计,调制器为离散时间型调制器,总体电路结构采用全差分开关电容电路实现,其内部子模块包括积分单元、前馈求和单元、动态比较器单元、两相不交叠时钟单元等,积分器中开关采用了带虚拟管的CMOS互补开关,全差分运算放大器采用了带共模反馈（CMFB）的单级折叠式共源共栅结构,对第一级积分器加入了斩波结构,以减小低频闪烁噪声的影响。本设计采用了0.35μm CMOS工艺实现了Sigma-Delta调制器电路,并完成了版图的设计以及后仿真验证,版图的面积为1750×840μm~2。本设计在电源电压为5V,采样频率为2MHz的情况下对电路进行仿真,输入信号频率为1k Hz,幅度为1V时,调制器输出信噪比约为94.55d B,有效位数15.4位,谐波失真为-102.3d B。经数字滤波器处理后,输出信噪比约为91.9d B,有效位数14.98位。