论文部分内容阅读
与同质结结构相比,半导体异质结结构表现出一些特有的性质。如由于在垂直异质结面方向上的导带势阱中强束缚而形成的二维电子气充当载流子,使其具有很高的流动密度以及迁移特性。一般而言异质结结构都是由异种元素材料“对接”构成,由相同元素但不同晶型的结构构成的新型异质结在最近被提出。这种新型异质结结构可以避免由异种材料构成异质结而引起的一些棘手问题。例如通常情况下,同一晶体材料的立方晶系晶型（111）晶面跟六方晶系晶型的（0001）面之间的晶格失配是可以忽略的。由于不同晶型间的化学组分相同,异质结两侧也可以避免元素相互扩散。在所有由同种元素构成的异质结结构的材料中,碳化硅材料被认为是最佳候选者。这是因为不同的SiC晶型间有着较大的带隙差。如3C-SiC属于立方晶系,其禁带宽度为2.3eV,而4H-SiC属于六方晶系,禁带宽度为3.2eV。其它半导体材料,如ZnS、CdS、GaN等等,不同晶型间的带隙差通常小于0.1eV。所有的这些特性都表明SiC材料做为新型的异质结结构在制备新型高电子迁移晶体管方面存在巨大潜力。本论文系统地研究基于CVD工艺3C/4H-SiC异质结结构的制备并重点讨论了3C-SiC薄膜中存在的缺陷表征及其演化问题。主要的研究成果如下:1、通过分步实验方法,研究Si面4H-SiC上外延3C-SiC薄膜缺陷的演化。结果表明刻蚀阶段出现的宏观台阶与DPB缺陷有直接关系。因此,通过抑制宏观台阶的出现可有效地降低DPB缺陷密度。抑制宏观台阶出现的手段有:缩短刻蚀时间、采用半绝缘片作为衬底（低掺杂）、在刻蚀工艺中通入硅烷或丙烷等保护气体。2、成功地制备出高质量3C-SiC外延层。通过优化工艺流程,外延层质量逐步得到改善,实验中最终得到平方毫米级别无DPB缺陷的优质外延薄膜。其生长工艺参数为:i)、将4H-SiC在富硅环境中加热刻蚀。将4 sccm的硅烷通入到80 slm的H2中从室温加热到1600℃;ii)、将硅烷的阀门关闭3分钟,这一阶段是为了去除富硅环境中引入的Si元素;iii)、C3H8作为反应前的先导气体引入到反应腔中。这一过程丙烷的通入量为4.2 sccm,持续30秒;iv)、是SiH4、C3H8源气体的流量设定为标准外延流量以进行同质外延;v)、异质外延阶段是通过降温成核方式进行的。这一过程是在3个小时内将温度缓慢稳定地从1600℃降低到1550℃。生长阶段中（异质外延跟同质外延阶段）,硅烷丙烷流量分别是21 sccm跟7 sccm,碳硅比保持在标准的1:1。载气H2的流量也一直保持在80 slm不变,压强保持在100 mbar不变。3、研究C面4H-SiC上外延3C-SiC薄膜的缺陷。将宏观缺陷分为三类:“盆地”缺陷、超V型结构和多晶成核,并分别对这三种缺陷进行表征。建立了超V型缺陷的形成模型,结果发现吸附原子的迁移特性在该模型的形成过程中起很大的作用。提出了anti-step-flow生长模式,讨论了step-flow生长模式与anti-step-flow生长模式在台阶处吸附的作用。4、比较C面与Si面上外延3C-SiC薄膜的缺陷,指出造成C面外延3C-SiC结晶质量恶化的主要原因是由于多晶成核引起的。该缺陷的出现使混乱排布的晶体"波及"到正常的结晶区域,具体表现为本应完美的单晶区域插入一系列沿[111]方向的孪晶带。除此之外,多晶成核区域存在类6H-SiC片段、4H-SiC的片段、空洞以及晶向复杂的包裹体复合。相较之下,Si面外延的3C-SiC薄膜层缺陷均集中在V型的四重孪晶区域内。5、研究四重孪晶结构中吸附原子迁移特性。将DPB缺陷分为两类,对其中一类特殊的四重孪晶结构的DPB缺陷进行TEM表征并建立原子排列模型。发现V型区域内分别为两种3C-SiC以（-111）和（5-1-1）面为对称面的孪晶。孪晶畴内有高密度的孪晶带。结合AFM表征侧面高度曲线并以正常结晶区域为参考,观测到DPB缺陷附近有三个不同局域生长速率区域。分别是DPB区域、“孪晶”区域与“山岭”区域。“DPB”区域由于表面势垒大而导致局域生长速率较低;“孪晶”区域由于―close-packed plane‖生长方式而有最高的局域生长速率;“山岭”区域由于“anti-step-flow”生长模式,吸附原子在DPB附近聚集成核而有着相对较高的生长速率。