人工智能近年来飞速发展,其相关应用,如语音和图像识别、目标检测等,对计算、存储和快速数据交换都有巨大的要求。传统的总线结构,即冯诺依曼结构,在物理上将计算单元与存储单元分离,限制了这些应用的性能,并提高了功耗。因此,存内计算自然而然被提出,它不仅可以作为普通存储器,还可以在存储器内完成一些计算操作。计算速度、数据吞吐量、效能等各方面都得到了极大的提高。静态随机存储器（SRAM:Static Random-Access Memory）作为中央处理器的缓存,自身就具备速度快、功耗低等很多优势,所以SRAM一直是存内计算研究的热点。本文提出了一种基于SRAM标准6T单元阵列的新型乘法和点乘运算电路结构。本文主要工作如下:一、本论文首先对存内计算的提出背景和国内外研究现状进行了介绍,然后对SRAM的电路结构和工作原理进行了解释说明。因为现阶段已经有很多结合SRAM来设计的存内计算电路结构,本文选择了其中三种进行分析说明。二、本文提出了一种基于SRAM标准6T单元阵列的新型乘法和点乘运算电路结构。由于没有改变传统6T单元结构,其仍然可以当作普通存储器使用。设计的乘法及点乘电路结构,主要原理是把被乘数以二进制形式,从低到高依次存储在一列存储单元中,然后通过脉冲宽度调制产生脉冲信号,其作用时间长度代表不同的权重。同时乘数以二进制形式从低到高输入,与脉冲信号进行与运算,根据结果开启字线。之后局部位线根据单元内存储数据进行放电完成乘法运算。最后,完成乘法运算的局部位线接入全局位线,通过电荷分享原理,实现点乘运算。在电路完成乘法运算的过程中,随着局部位线上电压逐渐降低,放电速度逐渐放缓,不可避免的将产生非线性问题。为此,本文引入了基于电流镜的反馈电路模组,通过字线信号决定开启反馈电路与否,局部位线电流动态控制电流镜参考电流,进而得以加快放电速度,使得该问题得到显著改善。三、为了体现所提出的存内乘法和点乘运算电路结构的优越性,本论文基于TSMC65nm的CMOS工艺,使用1.2V的电源电压V_DD,在电路性能、识别精度、功耗等多个维度进行了仿真和分析。最终获得了低于4LSB的INL;同时手写数字识别的识别精度仅比理想情况下降了0.26%;而最高功耗和平均功耗分别低至14.5uW和10.6uW。