论文部分内容阅读
随着功率集成电路(Power Integrated Circuit,PIC)的发展,横向双扩散MOS器件(Lateral Double-Diffused Metal Oxide Semiconductor,LDMOS)以其开关功耗小、频率特性好以及可以与CMOS低压电路工艺兼容等优良特性而被广泛应用于功率集成电路中,但由于其存在击穿电压与比导通电阻之间的所谓“硅极限”矛盾关系而限制了其发展。如何设计出能够承受高击穿电压同时具有低比导通电阻的LDMOS器件成为研究者们关注的方向。与此同时,超结的出现打破了传统器件的“硅极限”关系,但应用于横向功率器件时又存在衬底辅助耗尽效应而使击穿电压降低。因此,如何消除横向超结器件中的衬底辅助耗尽效应,提高器件的击穿电压也成为研究者们关注的重点。本文的主要工作包括以下三个方面:首先,本论文提出了具有低介电系数沟槽新型硅基LDMOS结构(Low Dielectric coefficient Trench LDMOS,LDT-LDMOS),该结构将漂移区表面通过沟槽折叠,并利用低介电系数的介质填充,沟槽介质相对低的介电系数提高了漂移区的击穿电压,同时由于沟槽占用了漂移区中的一部分面积,根据RESURF原理,由于沟槽使得漂移区的面积减小而将漂移区浓度提高,降低了器件的比导通电阻。利用三维仿真软件ISE-TCAD分析表明,当漂移区长度均为3.5μm,分别以SiO2和空隙作为沟槽填充介质时,LDT-LDMOS的击穿电压分别为134.4V和149.4V,较常规的LDMOS的击穿电压83.5V,分别提高了61%和78.9%;LDT-LDMOS的比导通电阻分别为2.58mΩ.cm2和2.47mΩ.cm2,较常规LDMOS结构的3.44mΩ.cm2分别降低了25%和28.2%。由于LDT-LDMOS的单位耐压量分别达到了38.4V/μm和42.7V/μm,超过传统硅器件的30V/μm,突破了“硅极限”,减小了器件表面积,使得器件集成度得以提高。其次,本论文提出了具有N型覆盖层的新型硅基超结LDMOS结构(N Covered SJ LDMOS),该结构针对衬底辅助耗尽效应,在常规超结LDMOS漂移区的P型柱区上通过离子注入或扩散形成一层N型覆盖层。器件反偏时通过N型覆盖层耗尽部分P型柱区,使超结区N型柱区和P型柱区达到电荷平衡,消除了衬底辅助耗尽效应,从而提高了器件的击穿电压。同时,当器件开启时,N型覆盖层提供了一条额外的导电通道,从而降低了器件的比导通电阻。利用软件ISE-TCAD仿真分析得出,当漂移区长度均为5μm时,N型覆盖层超结LDMOS的击穿电压为119V,较常规的LDMOS的击穿电压103V,常规超结LDMOS的击穿电压55V,分别提高了15.5%和116.3%。N Covered SJ-LDMOS结构的比导通电阻为1.58 mΩ.cm2,较常规LDMOS和常规超结LDMOS的2.6mΩ.cm2和1.9mΩ.cm2,分别降低了39.2%和16.8%。最后,本论文针对以上提出的两种新结构与传统结构的不同,提出在传统器件制作工艺基础上分别增加刻蚀工艺、淀积低介电系数介质工艺以形成低介电系数沟槽。在超结P型柱区上增加离子注入工艺以形成N型覆盖层,并且给出了两种新结构的工艺实现流程。