AVS(Audio Video coding Standard)是我国自主提出的数字电视、IPTV等音视频编解码标准,相比于第一代标准MPEG-2编码效率提高2-3倍,与H.264相当,且实现方案更简洁。AVS视频编码芯片与实现AVS节目源解压播放的解码芯片不同,复杂度比解码芯片高很多倍。AVS视频编解码器可以应用于可视电话、高清电视、IPTV、便携式数码产品、手机、机顶盒、高清视频播放器等产品中。从AVS标准的“技术→专利→标准→芯片与软件→整机与系统制造→数字媒体运营与文化产业”产业链可知,编解码芯片是整个AVS产业链中至关重要的一个环节。本文对于视频编码器硬件实现的研究为AVS实时视频编码芯片的实现奠定了基础,更为AVS产业链的发展起到了积极的推动作用。本课题主要的研究内容及实现成果如下：1.简述了视频压缩编码标准以及编码器的发展现状,介绍了硬件实现平台,分析了AVS标准的关键技术,为实时编码器的设计提供理论依据。2.结合AVS编码算法及软件参考模型,给出了编码器的硬件实现架构；针对硬件实现复杂性,根据以太网传输的主要特征抽象设计了一种片内单向串行总线OCSB以及其上的统一子模块访问协议UMAP。在此基础上,本文提出算法子模块片内网络拓扑结构,完成AVS基准档次各子模块的数据接收帧和发送帧的定义和描述。3.本文主要对帧内预测和帧间预测模块的硬件实现过程做了深入的研究。在分析了AVS标准帧内预测和帧间预测的算法原理的基础上,详细阐述了帧内和帧间预测模块的硬件结构设计,给出了相应的硬件算法设计与实现的具体流程。将帧内预测部分分成三个子模块实现,包括参考样本获取、像素值预测和像素值重建模块；帧间预测部分包括运动估计(ME)、运动补偿(MC)和预测运动矢量(MVP)三个子模块。4.用VHDL硬件描述语言实现了各模块,并采用流水技术、并行处理和资源共享对算法结构进行了相应的优化,最后给出了各个硬件模块的综合仿真结果,即资源利用、时钟频率以及仿真验证波形。实验结果表明本文的硬件结构设计能够满足标清AVS编码器的实时编码要求。最后对本文的研究工作进行了总结,并提出了下一步研究与改进的方向。