论文部分内容阅读
随着计算机技术的飞速发展，CPU运算速度的越来越快，传统的机械式硬盘的读取与写入速度在一定程度上已经制约了计算机的发展。为满足时代需求读写速度更加快捷的固态硬盘因此产生。目前较为主流的固态硬盘的存储介质是闪存Flash，与机械硬盘相比，采用这种结构可以使固态硬盘具有更好的防震抗摔性、更高的读写速度，更低的功耗以及无噪音、工作范围大等优点。但是Flash经过多次擦写以后，其可靠性会降低。而且外部数据的传输速度远远大于闪存介质的固态硬盘的传输速度。为了减少固态硬盘Flash的擦写次数，引入了性价比更高的DDR3SDRAM作为固态硬盘的缓存。本文的主要内容与具体的研究方向：本文通过对DDR3SDRAM工作机制和基本结构的分析，结合JESD79-3E规范，对DDR3控制器进行深入研究，采用自顶向下的设计思想，模块化的设计思路，最终确定了采用DDR3作为缓存的SSD控制器的整体设计方案。本文主要采用Verilog HDL语言对DDR3控制器进行设计。设计完成的命令控制模块，负责控制读写操作，初始化操作等功能。在完成控制器设计后，基于Altera公司的Stratix IV产品，在Quartus11.0开发环境下，采用Verilog HDL语言编写了Test Bench测试平台。利用Modelsim6.6d仿真工具对控制器的各个模块进行软件仿真，并且给出初始化模块、读写模块等关键子模块的RTL级仿真结果，以及在Modelsim中得到的时序图，验证控制器能够正常进行初始化和读写操作。并对存储单元的写入次数进行统计，结果表明各地址单元写入次数接近平均，能够达到提高使用寿命的目的。