近年来,卷积神经网络的快速发展使得较传统算法有更高的精确度,因此也被广泛应用于多个领域。然而在不断追求更好的精度表现过程中,算法的复杂性与算法模型大小也不断增加,算法中大量的数据移动与复杂计算对终端设备的功耗以及性能带来的巨大的挑战,阻碍了卷积神经网络算法在智能手机、智能汽车、智能家居领域的应用部署。因此研究卷积神经网络算法在嵌入式终端上的硬件加速对于卷积神经网络算法的落地有很大的实际意义。此外,为了便于开发与应用,还需要提供友好的硬件加速系统开发环境,可以快速地将卷积神经网络应用部署到嵌入式平台。为了解决以上两个问题,本文提出了可重配置的卷积神经网络加速器及片上系统(System on Chip,SOC)系统设计。主要工作内容如下:1)基于现场可编辑逻辑门阵列(Field Programmable Gate Array,FPGA)的可重配置卷积神经网络加速器设计。首先分析了卷积神经网络算法中卷积层的并行性及卷积层的差异性。针对其差异性,首先设计了可重配置的卷积计算单元,支持不同尺寸的卷积核的同时实现硬件资源高效利用;之后,利用输入特征图中数据的可复用性,设计了高效地输入缓存模块,在对数据可复用性充分利用的同时也实现不同输入尺寸以及不同卷积核尺寸下高效生成有效卷积窗口。此外,针对固定卷积并行方案的局限性设计了可灵活自定义的计算模式,加速器通过配置参数可以实现输入特征图在计算单元上的不同映射,映射方式不同意味着不同的并行计算模式,从而实现可重配置的计算模式设计。实验结果表明,该文提出的加速器在不同层结构下的平均能效比为27.2GOPS/W,性能表现比Intel(R)Core?i7-7700快了17.3倍。2)集成卷积神经网络加速器的片上系统以及快速部署方案设计。针对以通用处理器为处理核心的传统SOC在处理卷积神经网络算法时运行效率低、速度慢的问题,本文将所设计的可重配置卷积神经网络加速器集成到片上系统中。此外,基于此SOC系统,本文还搭建了一个卷积神经网络快速部署平台。算法研究人员可通过该平台所提供的程序应用接口,将算法模型快速地部署到该SOC系统中。平台主要由两部分组成:模型量化与转换工具和快速部署的应用程序接口。最后综合以上完成了整个系统的搭建,通过实验验证了系统的功能,并表明本文设计的系统具有较好的灵活性,通用性和扩展性。