直接数字频率合成器(DDS)是近些年迅速发展起来的一种频率合成技术,具有频率转换速度快、分辨率高、稳定度高、相位噪声低、易实现多种输出信号等诸多优点,广泛应用在通信、数字电视、卫星定位、航空航天、雷达和电子对抗等领域,具有广阔的应用前景。由于DDS数字化实现的固有特点,决定了其输出频谱杂散较大,要实现高性能的信号,必须采用杂散抑制技术。本文主要研究内容是在FPGA中,对DDS系统进行设计与实现。为此,在DDS原理基础上,仿真分析输出信号的频谱特性,针对其杂散问题,对杂散抑制方法进行仿真验证,最后在FPGA中实现DDS系统设计以及抑制杂散的具体模块设计。本文首先介绍了频率合成技术的发展历程、DDS技术的主要技术指标、基本工作原理以及基本构成,归纳总结其技术的性能特点。然后从数学的角度描述了DDS的杂散来源,包括相位截断杂散、幅度量化杂散和DAC非理想状态下的杂散,从理论上对理想DDS的输出频谱和实际DDS的输出频谱的频谱特性进行对比分析,并且在Matlab环境下,对其输出频谱特性进行相关仿真,与理论分析结果一致。其次在研究DDS杂散产生原因的基础之上,对抑制DDS杂散水平的方法及其基本工作原理进行了分析归纳总结,并且通过Matlab对其杂散抑制方法进行仿真,观察比较抑制前后的频谱差异,验证抑制方法的有效性。最后,在以上分析基础上,在FPGA中,采用两种方案进行DDS系统的设计与实现,分别是采用DDS IP核的方法和自行设计DDS各个模块的方法来实现此系统。