如今集成电路片上系统芯片(System on Chip,SoC)发展迅速,随着集成度的变高,电路设计也变得更加复杂起来,芯片测试的可行性以及测试功耗等也开始倍受人们的重视。芯片测试质量的提高、测试成本的降低、测试时间的缩短等已经成为芯片测试过程中备受人们关注的重点问题。传统的芯片测试方法主要依靠人工编写测试向量,测试效率较低,而且由于测试机的水平和测试资源有限,已经不适用现代芯片复杂程度剧增的大规模生产。为了避免SoC芯片在生产过程中出现的故障问题,可测试性设计(Design For Testability,DFT)已经成为必不可少的一步。可测试性设计的方法有很多,对于SoC芯片中存储器的测试,使用最广泛的方法是内建自测试(Built In Self Test,BIST)。本文开头主要介绍芯片测试的发展现状和基本原理。然后介绍了可测试性设计的多种方法,通过比较,分析了各种方法的优点和缺点。接下来介绍了常见存储器的故障问题,针对一款SoC安全芯片,具有三块IP需要同时测试的特点,确定使用BIST设计方法。由于BIST测试电路结构具有测试生成以及测试响应都在电路内部运行的特点,无需外部支持就可以产生测试激励、分析测试响应,这样使得测试效果更好。通过重点研究存储器测试中的March算法,找出合适存储器测试的March C+算法。如今这种算法在芯片测试发展中是相对最为完善的,它能检测出芯片存储器中常见的故障问题。课题在此基础上利用Perl语言调用脚本生成March C+算法,并设计了BIST相关的硬件电路。使用搭建的仿真平台VCS和Verdi工具对BIST设计进行仿真,并对其进行验证仿真,即对BIST设计中RAM故障进行仿真。仿真结果表明,本文提出的测试方法,可以有效地达到测试效果。该方法可以推广到对其他芯片进行测试,适用性强。基于March C+算法的BIST结构是未来芯片存储器测试的主要研究方向,具有运行速度较快、面积较小、可复用性、故障覆盖率高等优点,有良好的发展前景。该研究的创新之处一方面在于解决了SoC芯片传统测试的不足,运用可测试设计中的内建自测试,选择March C+算法使得芯片测试故障覆盖率更高。另一方面利用Perl语言脚本调用MbistArchitect工具自动产生March C+算法,算法生成时间只需要约3.5s,相比传统生成测试算法的几分钟甚至更长的时间,缩短了生成算法的时间,避免了逐步编写代码的繁琐过程,且更加便捷,方便调试。