三轴电容式微加速度计具有体积小、重量轻、精度高、可靠性高等优点,广泛应用于军事装备、汽车电子、智能终端等领域。受制于材料、微电子工艺等基础工业水平的限制,目前国内研制出的相关芯片的性能与国外先进水平相差较大,尤其接口ASIC部分的性能迫切需要提高。本文首先分析了三轴电容式微加速度计敏感结构部分和接口ASIC部分的工作原理,比较了不同结构的微加速度计的噪声水平和稳定性等方面的差异,并结合对系统中各种噪声的分析确定了接口ASIC部分的电路结构。然后给出了一款三轴电容式微加速度计接口ASIC的详细设计方案,利用时分复用技术实现了同时检测三个轴向的加速度信号,利用可编程电容阵列和相关双倍采样技术提高了电容电压转换电路的分辨率,利用Sigma_Delta调制技术对电路噪声进行整形,并通过一种线性化措施来减小由于静电力反馈的非线性带来的误差。整个接口ASIC包括电容电压转换电路、采样保持与缓冲电路、二阶Sigma_Delta模数转换器、静电力反馈、带隙基准源、时钟产生电路等模块,给出了每个模块的电路设计和仿真结果。最后,基于CSMC0.5um CMOS工艺库,给出了系统的仿真结果和部分重要模块的版图设计。仿真得到系统的分辨率为0.91aF/Hz1/2,三个轴向的噪声密度分别为43.60μg/Hz1/2、43.60μg/Hz1/2和45.70μg/Hz1/2,三个轴向输出数字脉冲信号占空比的非线性度分别为1.38%、0.91%和1.79%。本文在噪声密度、线性度、芯片面积等方面优势明显,对实现高性能三轴电容式微加速度计的国产化具有重要意义。