软件无线电技术的提出,是无线通信技术继数字化后的第二次革命。数字下变频器是软件无线电数字前端的重要组成部分。它工作在A/D之后,是软件无线电把信号数字化的重要环节。它将数字中频信号下变频至零中频信号,并使信号速率降至通用DSP器件能够处理的速率。其发展影响着整个软件无线电通信系统的性能。本论文主要完成的工作如下。首先,论文介绍了数字下变频的基本理论,对数字下变频器所涉及到的CIC、HB、FIR、Cordic和DA等理论做了详细的阐述。然后基于这些理论的研究,设计了基于FPGA的数字下变频器。其性能指标为,最大输入数据速率(等于输入信号采样率)fs为85Msps,最大系统处理时钟fPRO为85MHz,信号带宽为2MHz,输入数据位宽为16bits,输出数据位宽为26bits。本数字下变频器从结构来说主要由两部分组成,即数字混频模块和抽取滤波模块。抽取滤波模块又由三部分组成,5级CIC抽取滤波模块完成8倍抽取功能,2级HB抽取滤波模块完成4倍抽取功能,FIR滤波模块完成整形滤波功能。论文对各个功能模块的实现进行了详细的讨论,对比了多种实现方法,选择了最佳的FPGA实现方式。最终数字混频模块采用Cordic算法实现,21次迭代的Cordic算法在完成本振信号产生的同时实现了数字混频功能；256阶的FIR滤波器采用优化的DA算法实现。论文还考虑了各模块之间的性能制约,对数字下变频器各模块的FPGA实现进行了性能分析。最后,论文通过编写testbench和Matlab代码两种输入激励方式,分别从时域和频域角度对FPGA实现的数字下变频器进行仿真验证,两种方式联合使用能更全面的验证系统的硬件实现。