电子器件和设备正在朝着小型化、高速率、多功能的方向前进。系统级封装使得集成电路行业的发展继续沿着甚至超越摩尔定律成为了可能,吸引了学术界和工程界越来越多的学者对其进行研究。而随着工作频率和集成度的不断提高,电子系统正在面临着越来越严重的电磁干扰问题。本文针对基于共形屏蔽的系统级封装展开研究,对封装结构电磁屏蔽性能进行了多方面深入的探讨。本文基于一款实际商用的系统级封装产品进行建模仿真,封装采用基于溅射镀膜工艺的共形屏蔽结构作为电磁屏蔽方案,研究了基于共形屏蔽的系统级封装的电磁干扰风险项。文中主要以封装结构镀膜外近场磁场隔离度作为衡量电磁屏蔽性能的依据,采用理论建模分析和全波仿真相结合的方法,探究得到影响系统级封装电磁屏蔽性能的关键因素,包括有信号沟道、接地焊球分布、镀膜电导率、接地焊球数量以及辐射源位置等。通过理论研究和分析仿真探究得到的数据,确定了在基于共形屏蔽的系统级封装中,影响电磁屏蔽性能的主要因素是镀膜和地平面之间的缝隙。因此为了有效抑制来自封装结构的电磁辐射,提出了针对缝隙进行优化设计,包括以下几种方案。第一,从镀膜外部对缝隙进行优化设计,采用导电胶或者互相间距较小的金属贴片将镀膜与PCB地平面之间的缝隙连接起来,进而抑制电磁辐射泄露。第二,针对镀膜内部优化设计,对焊接层接地焊球的分布进行优化,优化策略为:在电磁辐射能量较强的缝隙处,设置较多的连续分布的接地焊球,在电磁能量较弱的缝隙处可使接地焊球分散分布,根据电磁辐射强度的大小调整接地焊球的间隔,通过这种设置得到了整体电磁屏蔽性能较优的封装结构。在镀膜内部的优化设计还包括优化辐射源的位置设置来减少封装的电磁辐射泄露。最后针对电磁辐射传播路径进行优化设计,通过在PCB中加入电磁带隙结构,使得较多的电磁能量沿着传输线传播,减少空间中的电磁辐射,改善了封装整体电磁屏蔽性能。