由于意识到能源消耗是气候变化和全球变暖的重要因素之一,不断减小能量消耗已经成为电路与系统学会的共识。可以说,模数转换器(ADCs)是所有虚拟电子系统中必不可少的组成模块,因此,研究高能效ADC的重要性是显而易见的。无线通信与消费电子在过去十多年的发展历史也已经证明了这一点。作为system-on-chip (SoC)或system-in-package (SiP)应用系统中的一部分,高能效ADC的研究意义不仅体现在它自身消耗更少的功耗,而且ADC能效的突破对智能系统的结构划分变得越来越重要。后者可能会使整个应用系统实现更大幅度地降低功耗、降低制造成本、或者缩短研发周期。本论文针对高能效流水线模数转换器设计面临的种种问题,从数字补偿算法和模拟电路技术两个方面入手,研究提高ADC能效的关键技术。在数字补偿算法方面,论文的研究重点是快速、鲁棒的模数转换器数字补偿技术。论文通过分析现有数字补偿技术的特点及存在的问题,提出了一种“时域拓展补偿”方法,将其与拓展后的“与信号相关的抖动激励叠加”方案有效结合,构成一种新的前台、后台混合数字补偿技术,用以补偿多位/级结构流水线模数转换器中由运放有限增益和电容失配引入的线性误差。该补偿技术在保留“基于相关检测补偿算法”良好鲁棒性的同时,大幅度地缩短了补偿因子估计所需的收敛时间,实现了快速补偿。在模拟电路技术方面,论文重点研究可以和数字补偿技术补充应用、进一步提高转换器能效的运放共享技术和多位/级MDAC的建立特性优化技术或电路结构。针对现有各种运放共享技术存在的问题,论文提出了一种共模检测与输入轮换(CSII)的运放共享技术；该技术可以实现前后相邻两级流水线级电路共享一个折叠级联结构的运算放大器,而且不增加额外的开关或旁路,可有效消除运放共享时可能引入的记忆效应或级间串扰等问题。针对高精度转换器中多位/级结构MDAC存在的建立速度约束问题,本论文提出了一种负载平衡的MDAC结构,低功耗地实现多位/级MDAC的快速建立,消除不完全建立误差。论文采用0.13μm CMOS工艺完成了一个1.2V电源电压、12位精度、采样率5～45MS/s的模数转换器的设计与流片验证。该设计采用CSII运放共享、无前端采样保持放大器这两项关键技术,并通过数字化调节运放、比较器、内置参考电压驱动电路等基本单元的偏置电流来获得良好的“功率与采样率之比”。芯片的内核面积为1.5mm2,测试结果表明：采样率与功耗等比例变化时,测得的SNDR最小为62.5dB、最大为69.2dB, SFDR可达到80.7dB,工作电源电压典型值为1.2V,单次转换消耗能量(FoM值)最小为0.26pJ/conversion、最大为0.5pJ/conversion。与近年来国际上发表的具有相近性能的可编程流水线模数转换器相比,该设计的FoM值具有一定的竞争优势,测试结果验证了相关创新点的有效性。面向OFDM无线通信系统应用,论文还设计了一个14位线性度、采样率为50MS/s的数字补偿流水线模数转换器。该转换器的模拟电路部分采用0.13μm1P8M CMOS工艺实现,芯片内核面积为1.3mm2；数字补偿的信号处理部分在MATLAB软件中离线实现。测试结果表明：数字补偿前,SNDR和SFDR分别为58.6dB和66.5dB;数字补偿后,SNDR和SFDR分别提高至64.4dB.81.9dB.转换器工作在1.2V电源电压下,其内核消耗功耗76mW。由于对OFDM无线通信系统这一特殊应用而言,最关键的转换器性能指标是用SFDR表示的线性度而不是SNDR,因此按照13位有效线性度来计算,该转换器的FOM2值为0.19pJ/conversion。测试结果有效地验证了“负载平衡的MDAC"技术的有效性,也证明所采用的数字补偿技术对运放增益、电容失配等电路缺陷具有很好的补偿效果。