论文部分内容阅读
随着集成电路工艺特征尺寸的不断减小,以及大型计算机和消费类电子产品对于高性能和低功耗的不断需求,超大规模集成电路(VLSI)设计向着高速、低功耗的方向努力.这种情况下,芯片和系统的整体表现也越来越受到芯片间输入输出接口(I/O)电路的速度和功耗的限制.低电压差分信号(LVDS)技术拥有传输速度快、信号摆幅小、功耗低、电磁干扰小的优点,是目前高速低功耗数据传输采用的主流技术.
本文首先讨论了LVDS技术的出现背景,研究现状以及在串并转换电路中的应用,并结合LVDS的电气指标讨论了INDS技术的优点;紧接着对LVDS信道(channel)的构成,信道衰减和信道噪声作了系统的介绍;然后分别给出了LVDS驱动发送电路(transmitter)和接收电路(receiver)的设计和仿真,并结合信道模型给出了收发电路的整体仿真分析,设计了均衡电路(equalizer)有效地延长了收发系统的传输距离;最后给出了实验电路的定制版图.
在完全符合IEEE Std 1596.3-1996指标的情况下本文设计的LVDS驱动电路和接收电路的传输速率为1.6Gb/s.如果接收端输入差分电压大于200mV,传输速率可达2.5Gb/s,驱动电路平均功耗为28mW,接收电路平均功耗为1.9mW.接收端的均衡电路可以让发接电路在2.5Gb/s速率下基于FR4.带状线(stripline)的传输距离延长到40-inch(lm).
本文完成的设计基于HJTC(和舰科技)Lgic 0.18um lP6M CMOS工艺,同时使用了3.3V厚栅MOS管和1.8V薄栅MOS管,并使用Hspice、Virtuoso和Assura工具进行了电路的仿真和实现.