多输入多输出正交频分复用(Multi-Input Multi-Output Orthogonal Frequency Division Multiplexing, MIMO-OFDM)系统由于具有较高的频谱效率,能有效抵抗多径衰落,降低均衡器复杂度而得到广泛的关注和应用。本文在构建MIMO-OFDM试验系统的FPGA端整体架构的基础上,重点针对MIMO-OFDM系统对接收信号载波频率偏移较敏感,对时间同步也有较高要求的问题,主要研究了MIMO-OFDM试验系统的时间同步和频率同步算法及其优化的VLSI实现结构。本文首先分析了利用数字下变频器完成数字中频信号到等效基带信号的转换。对数字下变频器的结构进行了分析。针对其中的抗混叠滤波器阶数较高,对应的实现电路面积大的问题,将多相滤波器与插值有限冲激响应滤波器相结合,综合数字下变频器中多速率数字信号处理的特点,提出一种新的抗混叠滤波器结构,以较小的实现面积,达到性能要求。在时间同步的研究中,本文针对典型的数据辅助时间同步检测器分析了其门限设置的方法,选择了一种可工作于信噪比动态范围较大环境的门限设置方法。针对大频偏条件下时间相关峰迅速下降的问题,本文设计了一种利用多个预频偏后本地序列与接收信号进行相关的时间同步检测器结构,提高了检测器在大频偏条件下的同步检测概率。由于试验系统要求时间同步检测器检测到第一径,本文利用最大多径时延通常小于循环前缀这一信道特性,设计了双门限的时间同步检测器结构。针对文中所设计的多种检测器结构,本文均提出了相应的VLSI实现结构,并对复杂度进行了分析和优化。在频率同步的研究中,本文分析了典型频率估计算法,设计了频率同步帧结构。根据数字下变频器对数据的处理时延和系统帧结构特点,本文提出了该频率估计算法及频偏补偿模块的VLSI实现结构。本文还就信号样值的定点表示对估计精度的影响进行了分析,设计了一种不改变估计量均值的截位方法。针对本文所提出的多种VLSI实现结构,本文详细分析了所得电路的验证方法及其性能测试结果。试验系统的整体联调和多项测试表明本文所设计的算法可以工作于实际通信系统中,达到MIMO-OFDM试验系统对时间同步和频率同步的精度要求。