目前集成电路技术的高速发展使得芯片的规模和复杂度与日俱增,验证工作量随之快速增加。在整个片上系统的开发流程中,验证工作所花费的时间占据整个项目的70%左右,即使投入如此巨大的精力,验证工作的不全面依然是导致流片失败的主要原因,功能验证已经成为芯片设计开发周期的瓶颈。而时钟贯穿整个电路,是芯片系统功能实现的根本前提,所以时钟模块全面有效的验证显得尤为重要。阐述了模拟验证和形式化验证方法的概念,分析了其原理并深入研究了各自的优缺点,提出了将模拟验证和断言验证相结合的方法对时钟模块进行验证;针对ASIC时钟模块的不同功能点,采用定向测试,受约束的随机化测试以及基于覆盖率驱动相结合的验证手段对其进行检查;通过对时钟模块特性的研究在典型验证平台的基础上做出相应的改进,简化了验证平台,有效的降低了时钟模块IP级验证的困难程度。分析了时钟模块的工作模式,使用场景遍历的方法对系统正常工作模式下时钟模块的功能点进行检查,其中锁相环性能的检查:包括两种工作模式下输出时钟频率和内部参数的检查,以及模式切换过程性能的检查;寄存器性能的检查:采用隔位输入激励矢量的方法对寄存器的读写性能进行检查;接口信号连接的检查:采用单bit逐位变化输入的方法检查寄存器和接口中对应信号的连接,此方法能有效的检查出串连,误连的情况;PHY上时钟来源的检查:采用遍历的方法对PHY上所有时钟的来源进行检查。最后,通过对代码覆盖率结果的分析来完善验证的完备性。在仿真测试过程中,使用了short reset的方法,缩短了系统上电所花费的时间,加快了测试案例的仿真进程。介绍了系统功耗的产生原因,分析了两种基于总线降频的工作模式,深入研究了其工作原理,并针对性地提出验证策略。对时钟毛刺现象的产生进行了分析,研究了时钟毛刺和短小脉冲的特性,并采用了断言的验证方法对其进行检查,重点介绍了代码仿真过程中遇到的各种情况,针对每种情况进行深入分析,进而对代码进行改善。最后对所需检查的时钟信号进行实例化。使用覆盖率驱动为基准的方法对时钟模块验证,保证了验证的完备性;使用short reset仿真时间只需要一个小时,甚至几十分钟,而正常情况下测试案例的仿真时间至少需要两天,显著地提高了验证的工作效率;所编写的检查断言的代码用于公司实际项目上,检查的时钟信号多达100多个,经项目证实,此代码真实有效,能有效地弥补验证过程中monitor检查时钟的疏漏。