为了科研和教学的需要,同时为了完成上海市教委基金项目,我们自主开发了简单实用的EDA平台,作者完成的是VHDL语言在寄存器传输级的开发工具—VHDL-R语言的编译模拟系统.作者在设计该系统之前,为了深入了解VHDL语言、确立VHDL在RT级的子集(以下简称VHDL-R语言),对VHDL语言在RT级的应用进行了深入的研究,将VHDL语言应用在谓词逻辑定理证明、状态空间表示法求解过河问题、DES加密机的描述,特别是作者还参加了MCS8051 IP核的研制项目.通过上述的VHDL语言应用研究,在深入了解VHDL语言和EDA工具基础上,定义VHDL-R语言,设计与实现了VHDL-R语言的编译模拟系统,主要工作有以下几点:1.VHDL-R语言编译器的设计与实现.主要工作在词法分析、语法分析、语义分析三大块展开,在进行语法分析时提出了一种基于递归算法的自顶向下语法分析方法,并在语义分析阶段根据基于递归算法的自顶向下语法分析方法所用的规则列表提取了相应的编译信息,生成了中间代码,供VHDL-R语言模拟器使用.同时借助对VHDL-R测试程序编译生成的中间代码验证了基于递归算法的自顶向下语法分析方法的正确性.2.VHDL-R语言模拟器的设计与实现.主要工作是对模拟调度算法的实现和算法中数据结构的改进,以及在模拟过程中对条件表达式和赋值表达式的处理.3.VHDL-R语言的编译模拟系统的验证.主要工作是将实现的VHDL-R语言编译模拟系统应用在两个(组合逻辑和微程序控制的)SAP-CPU上,通过实验数据验证了编译模拟系统的正确性.