现有的MP3解码器大多基于DSP或RISC处理器,以软件方式实现,功耗和成本较高且不易作为IP,集成到各种SoC应用中。本文以低功耗、可重用为目标,研究了一款Hard-wired MP3解码器IP的设计、验证和重用技术,从系统结构、实现及算法等方面对功耗进行了优化,并成为一个完整的、以可综合的Verilog代码编写的IP,很容易集成到各种SoC应用中。详细分析了MP3解码算法和解码过程中各运算步骤之间数据依赖关系,提出了一种新的“并行和流水”的系统结构,可将解码器的时钟频率降低到10MHz以内。针对硬件实现的特点,提出了一些优化方法:(1)利用Huffman解码后,频率线高频部分存在一个连续为零的区域的特点,可减小反量化、立体声处理、混叠重建和IMDCT大约1/3的计算量和存储器的访问次数,降低了功耗;(2)通过修改地址产生逻辑,按照顺序重排的要求来产生地址,减少了存储器的访问功耗。(3)“Huffman解码反量化立体声处理”流水执行,减少了对应Memory访问次数,减少了存储器的访问功耗。算法上利用三角函数的对称关系,实现了一种新的计算方法,减少了IMDCT和子带综合滤波的计算复杂性,满足了流水线的执行需求。从RTL代码的编写,文档的组织管理,可测性设计,功能验证和接口设计等几方面,探讨了IP的重用性需求及解决方法;具体分析了VTD010 MP3解码器IP的接口设计和验证方法;以在移动电话中的应用为例,探讨了MP3解码器IP的重用性。本设计满足ISO/IEC 11172-4全兼容精度,从面积和功耗方面进行了对比,在功耗上优于其他已知方案。