过去数十年间,在体系结构技术与集成电路技术的共同促进下,微处理器的发展十分迅速。架构师通常将提升微处理器性能作为第一要义。随着集成电路技术的快速发展,工艺特征尺寸不断缩小的同时,由瞬态故障导致的软错误问题也变得不容忽视。软错误是导致微处理器的可靠性受到严重影响的主要原因。在体系结构设计的早期就对微处理器进行软错误易感性评估,不仅可以利用评估结果为架构师后期的软错误缓解设计提供参考,还可以更低的成本实现微处理器的高可靠设计目标。因此,在微处理器体系结构级进行软错误易感性评估与缓解方法的研究刻不容缓。对微处理器进行软错误易感性评估的重点是对体系结构弱点因子(AVF)进行评估。研究人员已经提出了几个基于微处理器体系结构级的AVF评估工具,但大都是未开源的,难以获取;即使是开源的Sim-SODA也存在一定的局限,其不适用于ARM体系结构的微处理器。此外,目前对部件队列占用与部件AVF值之间关系的深入研究还很少,因此无法将软错误易感性情况更好地运用到缓解部件软错误工作中。针对上述问题,本文对微处理器的软错误易感性评估与软错误缓解方法进行了较深入的系统研究,主要内容如下。1.首先阐述了微处理器软错误易感性评估和软错误缓解方法的研究背景及意义;接着分析了微处理器软错误的概念、分类及影响,介绍了体系结构级的两个重要概念AVF和体系结构正确执行(ACE)位;最后讨论了本文所需的可靠性评估指标。2.改进了现有的AVF评估方法,使其能够适用于ARM体系结构微处理器,且能对软错误易感性进行准确的评估。然后,在SimpleSim-ARM上进行AVF建模,提出了一个准确通用的软错误易感性评估框架(SSA-SEVA)。通过SSA-SEVA可以得到微处理器各部件的软错误易感性评估结果,该结果是后续进行软错误缓解方法分析的基础。3.改变了非存储部件的配置参数,采用SSA-SEVA获得不同配置参数下各部件的AVF值。结果显示,发射队列(IQ)与寄存器更新单元(RUU)容量越大,对应部件的AVF值越小;功能单元(FU)数量越多,其AVF值越小;并且验证了IQ部件队列占用与IQ部件尺寸间的关系符合Logistic模型。4.采用基于静态编译的软错误缓解方法,通过动态调节IQ尺寸降低队列占用,从而实现对IQ部件软错误的缓解。此方法使IQ部件的AVF值平均降低16.5%,平均无失效指令(MITF)平均提高了6.9%。此外,采用基于指令混合比与FU配置匹配的方式来调控AVF,通过减少IQ部件中指令等待时间来降低其对软错误的敏感度,此方法使IQ部件的AVF值平均降低10.5%,同时MITF值平均提高了11.5%。综上所述,本文从软错误易感性建模与软错误缓解方法研究两个方面对ARM体系结构微处理器的可靠性问题进行了研究,所得结果可为微处理器后续的发展及应用提供有益的参考。