Turbo码具有接近香农极限的译码性能,因此自1993年被提出以来,在无线通信等领域得到了广泛的应用,3G和4G系统也将Turbo作为信道的编码方案之一。随着通信技术的发展,无线通信系统需要处理的数据量也越来越大。例如LTE系统的数据速率为上行50Mbps、下行100Mbps。因此,能够适应高速译码的Turbo码结构成为了研究的重点。通用处理器具有强大的数据处理能力,丰富的存储资源并且易于开发和维护,因此受到了业界的广泛关注,并且被应用到实时信号处理中。通用处理器本身架构以及SIMD技术能够支持信号的并行处理,提高信号处理效率。本课题利用通用处理器的结构特点和SIMD技术,设计出了基于Scale-Max-Log-MAP算法的Turbo码并行译码器。在Turbo码并行译码器设计的过程中遇到的一个难点是并行交织器的设计,由于并行译码器的各子译码器可能会在同一时间访问交织器,因此在交织器设计的过程中要注意避免访问冲突的出现,即避免不同的子译码器同时访问序列的同一分段。本文详细研究了LTE中使用的QPP交织器的结构和映射规则,在此基础上对并行交织器的地址计算进行了详细的推导和分析。本文首先分析了Turbo码的编码器结构,对Turbo码的编码过程以及分量码的选择进行了详细的论述。其次对Turbo码的译码结构极其译码流程进行了详细的分析。作为经典MAP算法的核心,对BCJR算法是推导是必不可少的,在此基础上对经典的MAP译码算法和其在对数域的实现算法进行了推导分析；其次进一步探讨分析,研究了针对上面两种经典算法的改进译码算法,包括线性域MAP算法,Max-Log-MAP算法、查找表的Log-MAP算法以及带有缩放因子的Scale-Max-Log-MAP算法。在算法研究实现的基础上,本文对上述几种改进算法在不同的码块长度和不同码率的情况下进行了仿真分析,在综合考虑译码复杂度和译码性能的情况下,选择Scale-Max-Log-MAP算法作为Turbo码的译码算法,仿真结果表明,该算法和标准MAP算法相比仅有0.1dB的性能差异。利用通用处理器的结构特点以及SIMD技术,设计了一种能够进行并行译码的Turbo码译码器；该Turbo码并行译码器将译码过程中第k时刻的8个状态对应的路径度量存入同一个SIMD向量寄存器,通过SSE指令集实现并行计算,提高了Turbo码的吞吐量,降低了时延。详细分析了译码过程中并行指令的选择和SISO结构的设计,在此基础上对Turbo码译码中的分支度量单元、前向路径度量计算单元、后向路径度量和对数似然比计算单元进行分析推导并详细分析了其实现过程。