信息技术的迅速发展使得信息安全变得越来越重要，加密技术被广泛地使用来确保信息的保密性，但破解技术随之发展，对各种加密算法的安全性提出了考验。与传统的代数破解方法不同，侧信道分析(SCA)是一类利用加密芯片（或者执行加密算法的通用CPU）的旁路信息泄露来实施攻击的破解方法，使一些传统意义上安全性很高的加密算法也受到威胁。差分功耗分析(DPA)是侧信号分析方法的一种，它使用加密芯片的功耗信息来作为分析目标，可以在简易的实验条件下，用较少的时间破解部分加密芯片。对安全性要求高的加密芯片必须考虑到DPA和SCA的威胁，并且提供一定的抗攻击能力。　　为了实验验证加密芯片的抗攻击能力，本文基于SASEBO-G型号实验板设计了测试平台，在上位机软件和控制电路（使用FPGA实现）的配合下，可以给定密钥和明文码本，让加密电路按指定策略执行多次加密，并且采样下功耗数据用于分析。分析软件使用功耗数据和密文码本来逐部分地分析轮密钥，分析结果跟原始密钥对比可以用来评估加密芯片的抗功耗分析能力。　　本文选择AES算法作为设计目标，首先使用verilog语言实现了几种结构的AES电路，针对S盒做了仔细分析并完成了优化的有限域设计。使用测试平台对这个设计做攻击的成功率很高，说明需要改进设计以提供抗攻击能力。　　本文使用掩码方案来改进安全性，并着眼于设计出面积更小和速度更快的电路结构。通过将S盒的非线性部分规约到二输入与门并使用复合门来掩码单个与门可以得到比已有设计都要优化的掩码型S盒。接下来完成的整个掩码型AES电路也有着优化的面积和速度。使用测试平台对掩码型设计做攻击，使用了与分析基本设计同样多的数据量，成功率相当于随机猜测，说明掩码策略改进了AES电路的抗功耗分析性能。　　对于掩码后的加密电路仍存在的一阶泄露，本文在后面做了进一步分析，使用简化的评估方法找到了存在明显泄露的节点，并使用同步的方法消去了这些节点的泄露。分析给出了其他节点安全的充分条件并给出了一个安全的设计，在最后还对掩码型与门做了分析并完成了安全性优化。