随着大规模集成电路和半导体工艺的发展，片上系统（SoC）越来越广泛地被应用到各个领域。芯片的高复杂性、上市时间的压力、高昂的成本对SoC产生了很大的压力，因此如何缩短上市时间、降低成本、提高一次流片成功率已经成为该领域亟需解决的问题。针对如何快速准确建立多核体系高层模型，并对其架构进行评估和优化的问题，本文采用了基于TLM（Transaction Level Modeling）的设计方法，并运用SystemC对网络处理器进行高层次建模，从而加速系统架构验证与软硬件的并行同步研发。主要完成了以下工作：1)根据TCP/IP协议，研究了用于网络信息处理的接收和发送的算法，设计了接收和发送的TLM模型。2)分别构建了网络处理器不同功能模块的SystemC模型，包括五个模块：ME_receive、ME_transmit、FBI、SRAM_control和SDRAM_control；完成了对网络处理器的TLM模型的功能验证。3)依据处理器的指令集和功能延迟估计，完成了延迟信息的插入，从而实现了对系统的性能分析，并根据分析结果实现了对网络处理器TLM模型的优化。通过对模型仿真，网络处理器TLM模型的物理数据的转发、路由路径优化、协议分析等功能得到证实，其功能与采用verilog设计的可综合RTL代码结果一致，时序特征相近。