本课题根据系统的功能要求,采用模块化设计思想,提出了基于CPCI总线的多路数据再生系统的设计方案。将整个系统分为三个模块.分别为CPCI总线接口模块,DSP模块和32路数模转换模块。CPCI总线接口模块主要实现CPCI总线接口。实现方法是采用专用的桥接芯片PCI9056配合FPGA的逻辑来实现的,这种方法有效地降低了设计难度,缩短了开发时间,获得了较好的数据传输性能。DSP模块的功能是产生或者接收外部传入的32路数字信号,并通过DSP程序控制D/A转换率、各路的工作状态以及各路输出模拟信号的幅度和频率,实现软件控制的目的。数模转换模块主要完成32路的数模转换功能。由FPGA芯片、D/A芯片以及一些辅助芯片组成。FPGA将DSP中的数字信号分发给各D/A芯片。并根据DSP中设定的参数产生D/A的工作时钟,完成32路的数模转换功能。同时,根据系统指标要求,分析了32路间幅度和相位一致性误差的影响因素,合理选择器件,保证了本板中32路之间的一致性。另外,系统中采用LVDS协议形成了高精度的时钟同步网络,实现了多板同步功能,保证了多板中各通道之间的相位一致性。最后,提出了测试D/A板各项指标的简便方法,包括动态范围、通道间相位一致性和幅度一致性,并搭建测试平台,验证了此方法的可行性。通过测试,本课题设计的基于CPCI总线的多路数据再生系统已经使用,各项功能和技术指标都达到了系统要求。