在微电子这一大家庭中，半导体存储器是一类典型的微电子产品。在随机存取存储器中，除了动态存储器(DRAM)外，静态存储器(SRAM)由于其自身的低功耗和高速的优势而成为半导体存储器中不可或缺的一类重要产品。 本论文阐述了SRAM的体系结构，详细地介绍了SRAM的存储单元阵列、外围电路中的结构和SRAM读/写的工作原理。重点论述了SRAM存储单元结构的形式及选择，确定了现在普遍采用的六个MOS管构成的存储单元结构，同时根据存储读/写的条件采用公式确定了这六个存储管之间W/L的关系。从围绕着存储阵列的外围电路着手，分别介绍了地址译码器、读/写控制电路和I/O输出上的灵敏放大器，论文重点介绍了如何设计输出I/O的灵敏放大器和地址译码器。分析了目前放大器常采用的几种结构，最终决定用两个反相器正向耦合构成的I/O输出上的灵敏放大器，并详细地阐述了这种正反馈锁存型灵敏放大器的结构、工作原理以及理论上的设计要求；用HSPICE做了模拟其直流特性，通过仿真实现设计要求。关于地址译码器这部分的设计，则是采用目前最基本的2/4或3/8与非门译码器扩展成多位译码器，这种多位译码器完全符合大量地址的译码。 用新加坡CHARTERED公司0.13μm CMOS工艺模型，对所设计的存储阵列中的一位存储单元加载在读/写控制电路端与I/O输出上，在读/写激励控制信号下进行一位读/写的仿真并在I/O端上输出结果。仿真结果表明了存储单元正确地读/写能力，而在I/O端的输出结果表明了所设计的灵敏放大器的符合性。其结果满足设计要求。