毫米波收发机是当今国际上知识高度集中，受到广泛关注的前沿热点研究领域。随着对低成本高性能系统的需求，基于硅基毫米波集成芯片的开发越来越成为今后发展的趋势。因此，设计能提供高速本振信号的锁相环频率合成器就显得尤为重要。作为锁相环电路的关键模块，鉴频鉴相器提供锁相环频率合成器系统的稳定性和精度，电荷泵决定了快速锁定能力以及宽的频率捕捉范围。　　 本文基于射电天文硅基毫米波接收机的应用背景，首先介绍了锁相环频率合成器的基础知识以及噪声模型，接着阐述了鉴频鉴相器(PFD:PhaseFrequencyDetector)及电荷泵(CP:ChargePump)的基本原理及分类，并详细讨论了PFD和CP的工作指标及设计难点。依托传统边沿触发PFD结构，本文给出了一种基于TSPC(TrueSinglePhaseClocking)D触发改进型的PFD设计，该电路具有结构简单、速度快、功耗低等优点。另外，本文给出了一种基于电流舵改进型的高速CP设计，该CP包含了电流补偿电路、加速捕获电路、时钟馈通抵消电路等一些提高性能的辅助模块，整个电荷泵具有电流匹配好、工作速度快、静态功耗低等优点。基于IBM90nmCMOS工艺，完成了PFD和CP电路设计、前仿真、版图设计和后仿真，并进行了流片验证，芯片测试结果表明:在1.2V电源电压下，鉴频鉴相器的(70MHz参考频率下)各种逻辑功能与性能良好，电荷泵输出电流为110μA，输出电压在0.1V-1.03V范围内失配电流比率小于3％,PFD与CP模块总功耗为5.15mW。　　 作为信息领域的一个全新的方向和研究热点，开发应用于硅基工艺毫米波系统的高速PFD与CP芯片具有良好的市场应用前景和重要的科学研究价值，本课题设计的PFD与CP已成功应用于毫米波接收机芯片中。