微处理器诞生至今,寄存器文件作为其内核关键部件,往往需要很快的读写访问速度;但是随着寄存器文件向着大规模、多端口方向发展,实现高速读写成为了当前研究的一个难题。本文面向一款具有完全自主知识产权的64位高性能通用处理器,对其中具有代表性的128字65位12读端口和8写端口的通用寄存器文件进行研究,实现了它的高速读写全定制设计,版图模拟结果表明,在0.18um工艺下,设计可以工作的时钟频率上限为900MHz。在设计过程中,首次对位单元采用反相器级联的电路结构,解决了由于驱动多读出端口问题引起的电路驱动多米诺效应;首次采用了多位共享读写端口的电路结构,减小了双存储体40%的版图面积。另外作为存储部件,规模大的寄存器文件现场保存量大,需要有很强的稳定性和正确性,而内建自测试是存储部件进行故障检测的较佳选择;但是多端口寄存器文件的测试却处在初始发展阶段,故障模型和测试算法都有待于进一步完善。本文针对所设计的寄存器文件进行了故障分析,特别对20端口字线、位线引起的复杂桥接故障和串扰导致的耦合故障进行了详尽论述。之后本文在March C-算法的基础上,结合shadow read和shadow write技术,首次提出了针对20端口寄存器文件的BIST算法。