随着集成电路制造工艺向深亚微米发展,功耗逐渐成为制约片上网络发展的因素之一。受芯片面积和通信带宽的限制,片上网络功耗优化有其特殊的要求。课题的主要工作是搭建可重构片上网络RTL级模型,并在其基础上进行功耗建模和功耗优化,最后完成基于应用的片上网络系统设计。论文首先采用Verilog HDL语言设计了可重构片上网络,作为功耗建模和功耗优化的仿真平台。通过配置片上网络的拓扑结构、网络规模、虚通道数、缓存深度和微片宽度等参数并重新综合RTL级代码,可实现片上网络的重构。同时,论文在可重构片上网络的设计中对路由单元结构进行了改进。接着,论文选取虚通道数、缓存深度和微片宽度作为功耗模型的参数,建立了片上网络宏功耗模型,可快速评估片上网络功耗以指导结构设计。通过Synposys公司的EDA软件测试可重构片上网络的门级功耗值,确定功耗模型系数并验证其有效性。由于虚通道分配对功耗有明显影响,论文基于模拟退火算法对片上网络虚通道分配进行了优化。通过提高虚通道利用率,减少了片上网络的虚通道总数,并利用可重构片上网络评估其功耗优化效果。最后,论文针对H.264解码器的具体应用,研究了应用任务的划分和映射,设计了基于H.264解码器的可重构片上网络并进行功耗优化,最终在Synposys公司的IC Compiler软件中完成整个系统的版图设计。