合成孔径雷达由于具有全天候、全天时成像的特点和远距离成像以及高分辨率成像等优点而被广泛的应用于军事领域和民用领域。随着SAR成像算法的不断深入研究发展，对SAR成像实时信号处理机的要求也越来越高。同时对作为处理机重要组成部分的存储系统也提出了更加苛刻的要求。本文旨在根据具体的SAR成像实时信号处理机项目指标和要求，设计实现处理机的存储系统，包括硬件电路的设计，PCB的设计，FPGA读写控制逻辑以及坏块处理及更新的设计。文中详细的叙述了上述设计的总体思路，存储组织架构，操作流程和设计细节，并且详细说明了设计完成的存储系统的板卡调试验证。最终实现了对雷达回波信号的高速大容量存储，经过分析可实现3U单板1TB的存储容量和1GB/s的存储速度。同时，本文还对ECC校验算法进行了研究，设计实现了基于BCH编解码的8位ECC校验算法。在简要介绍了BCH编解码算法的同时详细叙述了其在FPGA中的实现，并在成功实现功能仿真验证的基础上进行了板卡调试验证，实现了项目所用MLC型NAND FLASH读写操作的0误码率，保证了雷达回波信号存储的可靠性和完整性。