随着集成电路的迅猛发展，制造工艺尺寸进入了纳米级，使得集成电路系统越来越容易受到来自地面环境和太空环境中辐射效应特别是单粒子翻转（SEU）的影响。而静态随机存储器（SRAM）因其速度快、功耗低等优良性能也随着工业的发展而占据越来越重要的位置，然而它也是集成电路系统中对SEU最为敏感的部分，因此业界也一直在寻找行之有效的SRAM抗辐射加固技术。本文首先研究分析了SRAM工艺级加固、版图级加固、系统级加固和电路级加固方案以及各个抗SEU加固存储单元工作机理。基于目前纳米工艺尺寸下这些加固存储单元鲜有抗多节点翻转能力，本文最终采用改进的DICE单元即TDICE单元设计了具有抗多节点翻转能力的容量为128x8bit的SRAM。本文详细研究了TDICE单元的性能及SMIC65nm标准单元库的建库流程，将TDICE按照标单元库的设计要求设计为标准库单元，并通过了验证使其能够被EDA工具识别。其次详细介绍了SRAM外围电路的设计，并进行了各电路的功能仿真验证，然后将各部分电路与存储阵列搭建SRAM整体电路。外围电路主要包括行列译码电路、灵敏放大电路、写控制电路及数据输入输出电路等。仿真结果证明SRAM功能正确。最后基于SMIC65nm工艺，设计实现了各个电路模块及SRAM整体电路的版图和后仿真验证，结果表明1.2V工作电压下，SRAM能够在100MHz频率下进行正确的读写操作，并具有抗多节点翻转能力。