随着模拟CMOS工艺的不断提高以及数字信号处理技术的发展，Sigma-Delta模数转换器已经成为微电子领域一个研究热点。在众多类型的模数转换器中，Sigma-Delta模数转换器凭借过采样技术、噪声整形技术和数字滤波技术的优势可以实现比其他模数转换器更高精度，广泛地应用于无线通信领域。本文设计实现了一种高速中等精度的Sigma-Delta模数转换器，应用在超高频射频识别读写器基带接收机中，设计分为模拟调制器部分和数字抽取滤波部分。首先介绍基于过采样Sigma-Delta模数转换器基本原理与结构，并在基于MATLAB/Simulink下，对Sigma-Delta调制器进行系统级建模仿真，分析非理想特性对调制器的影响。在此基础上进行调制器部分的电路级设计，包括运算放大器、时钟电路、比较器等，并完成整体调制器部分版图设计。其次，介绍了数字抽取滤波器在Sigma-Delta模数转换器中的作用，并根据指标的要求设计了三级级联的数字抽取滤波器，包括CIC滤波器，CIC补偿滤波器和半带滤波器。分别完成三级滤波器系统级设计和前后仿真，并在基于FPGA的开发板上进行滤波器的仿真验证。在前仿真和验证的基础上，对滤波器进行逻辑综合、自动布局布线、静态时序分析、物理验证等数字设计流程，并完成最终的滤波器版图设计和后仿真。采用SMIC0.18μm CMOS工艺设计实现二阶单环1比特调制器和后级的数字抽取滤波器，调制器部分采用全差分开关电容结构，采样频率64MHz，过采样率32，信号带宽范围1MHz，电源电压1.8V；数字抽取滤波器在输入采样频率64MHz，输出采样频率2MHz时，它的通带截止频率为800kHz，通带波纹小于0.01dB，阻带衰减大于70dB。仿真结果显示，输入信号500kHz时，调制器的输出动态范围达到53.8dB；版图整体面积为1.2mm x0.7mm，功耗约为60mW，满足设计要求。