随着现代通信技术的飞速发展和市场需求的不断提高，对射频接收机的性能提出了更高要求。对于接收机中的射频电路模块而言，低噪声是一个非常重要的指标。低噪声放大器作为接收机的第一级其性能直接影响整机性能。 本文分别介绍了3.1-3.6GHz SiGe BiCMOS低噪声放大器以及48-86OMHz CMOS可变增益低噪声放大器的设计。论文首先介绍了低噪声放大器设计的基本射频理论知识；然后介绍了低噪声放大器基本的结构框架以及各种结构的优点；论文重点介绍了两种低噪声放大器的结构选择、匹配方法、优化设计以及电路仿真和版图绘制。 SiGe BiCMOS低噪声放大器采用两级设计，前级采用BiFET结构，很好的将BJT和MOS管的优点结合；后级采用简单的共射极结构以满足线性度的要求。此低噪声放大器的设计直流功耗为60.4mW，工作频段内的输入匹配S11<-15dB，输出匹配S22<-10dB，增益S21达到20dB，输出PldB>0dBm，噪声系数<3dB。文章重点介绍了此放大器的仿真原理图的优化过程、后期的测试以及后仿真与测试结果分析。 CMOS可变增益低噪声放大器采用信号加成式可变增益结构<[29]>，外加线性校正电路实现了良好的线性dB值增益控制。电路采用了宽带的匹配方式，在48-860MHz工作频率范围内达到良好的匹配性能。最后电路的设计功耗为45mW，增益为-1dB-17dB，各种增益条件下的S11<-13dB，S22<-22dB，输入P1dB>-19.5dBm，噪声系数<3.6dB。