随着专用集成电路的飞速发展,对于低成本、高性能的锁相环的需求越来越大,因此锁相环电路的研究具有重要意义。各类锁相环的设计一直是IC设计领域中的热点和难点。电荷泵锁相环因为具有易集成、低功耗、低噪声、低抖动、捕获范围宽等特点,成为当今应用范围最广的锁相环。本文首先分析了电荷泵锁相环的基本原理、组成结构以及各个组成模块电路的工作原理,研究了电荷泵锁相环的线性模型与噪声特性,推导并设计了环路各项参数指标,得到了锁相环数理分析的结果。在此基础上,根据实验室语音SoC项目需求,设计了一个工作在10MHz~100MHz的电荷泵锁相环,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器以及分频器电路模块。本文试验了两种鉴频鉴相器,一种用动态TSPC锁存器实现D触发器,另一种采用逻辑门D触发器,仿真结果显示,逻辑门D触发器实现的PFD稳定性更好,所以鉴频鉴相器设计最终采用逻辑门D触发器。电荷泵设计中采用对称结构,提高了锁相环系统的稳定性。设计了3/4可变分频电路和5分频电路,实现整个电路的可切换频率设计。论文完成了电路的设计、仿真、版图设计与后仿真。论文设计的电荷泵锁相环是基于HJTC0.35μm CMOS工艺。仿真结果表明,该锁相环在3.3V电源电压下可以在5MHz~120MHz的频率范围内正常工作,占空比为50%±3%,锁定时间小于8μs,功耗低于8mw,周期间抖动小于30ps,核心电路面积为135μm×100μm,达到电路设计要求。