雷击放电通常会对用电设备和供电系统造成巨大的破坏，给人们的生产生活带来很大的影响。研究雷击信号的特点，寻找更多更有效的防雷方法，是世界各国工程技术人员研究的热点。由于雷击的能量是巨大的，通常采取分级泄放的办法，逐步降低雷击能量。雷击产生的高速脉冲信号一般经过三级防护降压处理后，可被普通电路所采集。作者的目标是设计高速电路，采集并存储在雷击环境下经过降压处理后输变电线路上的高速脉冲信号。 本文分析了有关高速数据采集的基础理论和雷击信号的特点，根据分析的结果和数据采集要求，提出了采集电路的总体设计方案。根据设计方案，确定了电路的几个主要构成部分。其中包括放大和转换电路、信号采集电路、数据存储、系统总体控制和数据的输出接口。所设计的高速数据存储和发送电路的核心部分使用CPLD器件和51单片机完成。由于CPLD器件具有高速性能、51单片机具有价格优势，因而使系统具有较高的性价比。电路中预留了串行接口，选用合适的发送和接受模块，可实现远距离的数据传输。在电路设计中，充分利用了CPLD器件的ISP（In System Programmable，在系统可编程）技术。使用硬件描述语言Verilog HDL对CPLD进行设计，使得电路能够方便的移植到其它同类型的器件上。采集到的数据可作为研究人员研究雷击信号特点、设计防雷产品的参考。论文最后，总结了高速PCB板设计和抗干扰措施。