信息作为一种重要的战略资源,其安全性已成为人们日益关注的重要课题。以安全SoC芯片为基础的信息安全解决方案逐渐取代了传统上的以软件为基础构建的信息安全技术。安全SoC芯片是其所处的信息系统的安全控制核心部件,其本身的安全性至关重要。为了获取安全SoC上运行的机密信息,各种攻击手段层出不穷,因此必须采取新的安全措施以保证安全SoC芯片的安全性。本文针对传统的安全SoC芯片中,只对重要数据进行加解密处理,而不对数据的传输通道即通用系统总线进行有效保护,研究设计了一种监视AHB总线行为的AHB监视器。设计的AHB监视器能有效提高SoC系统对故障攻击的抵抗能力,防止安全配置或关键程序被篡改后运行或运行过程被故意操作。首先,本文对AHB监视器用到几种算法进行了原理分析及改进的硬件实现。为满足监视过程的实时性要求,分析CRC-16串行实现机制,避免了繁琐的推导过程,设计了高速并行的CRC-16算法;在充分研究SHA-256算法原理的基础上,通过压缩轮操作次数,设计新的消息扩展生成电路,实现了高数据吞吐率的SHA-256硬件电路;对AES-128算法的实现方案及其关键技术进行了研究,在比较了常用的硬件结构后,为了实现ECB、CBC两种模式,采用循环迭代结构实现AES的加、解密,同时,处于设计可重用的考虑,实现了与加密过程子运算同序解密过程。其次,在分析了AHB协议的基础上,利用已经设计的三种算法模块,设计了本文的核心AHB监视器,其在不影响AHB正常运行的前提下实现对AHB的监视功能,可以灵活配置监视算法,内置了专用DMA能自动完成大量数据的搬运,同时还具备监视总线超时功能。为实现AHB监视器内部硬件资源复用,当将AHB监视器配置为非监视模式时,其内置的SHA-256和AES-128算法核可以作为普通的算法模块使用。使用硬件描述语言Verilog HDL对完成的设计进行描述,采用SMIC 0.13umCMOS工艺库完成了DC综合,结果表明,本设计的硬件规模为99.2kgates,最高工作频率达142.5MHz,满足了安全SoC系统的低成本以及工作频率日益提高的发展趋势。再次,在AHB监视器硬件设计的基础上,采用多种EDA工具进行了仿真与验证,从功能上和时序上保证了设计的正确性。最后,对本文所做的工作进行了总结和展望,指出了设计中需要改进的地方,提出了将来的研究重点方向。