如今集成电路的发展越来越快,其应用也非常广泛,涉及工业生产和人们生活的各个领域。但是随着芯片的集成度越来越高,其未来的发展也受到了一定的限制。最明显的就是芯片上晶体管的数目越来越多,导致芯片的面积和规模越来越大。所以本文采用浮栅MOS器件(FGMOS)来改善这一问题。本次论文首先分析浮栅MOS器件的基本工作原理和其具体的性能、特点;然后对浮栅MOS器件的HSPICE仿真模型进行分析与可行性验证;接下来以开关-信号理论为指导,详细分析了浮栅MOS器件在基本动态门电路中、增强型动态全加器中以及差分动态全加器中的应用。基于以上的分析和启发,提出利用浮栅MOS晶体管实现复合布尔函数和基于动态浮栅MOS管的差分门电路的设计,以及对基于浮栅MOS管动态异或门的改进和基于浮栅MOS管高速度低噪音全加器的设计。在动态电路中,利用浮栅MOS管最明显的优点是可以很方便的减少芯片上晶体管的数目。本文所设计的动态电路全部利用HSPICE仿真工具并采用TSMC0.35um双层多晶硅的CMOS工艺参数对所设计的电路进行模拟仿真,并且验证结果的正确性。通过与设计前的电路进行比较,得出优化后电路的优势所在。