论文部分内容阅读
信息技术和大规模集成电路的飞速发展,促使片上系统(System on Chip,So C)技术越来越受到人们的关注。在So C设计中,知识产权(Intellectual Property,IP)核的集成尤为重要。数字信号处理器(Digital Signal Processor,DSP)在各个领域的广泛应用,对DSP的性能提出了更高的要求。因此,研究高性能DSP IP核的设计、优化与可复用性,有着十分重要的意义。FT-X DSP是一款高性能多核处理器,其数据位宽32位;每个核采用向量超长指令字(VLIW)技术,可以同时派发11条指令。本文依托其内核FT-MT2的研究与开发,主要完成了FT-MT2 IP核的总体设计优化,并完成DSP关键运算部件结构优化设计,提出FT-MT2 IP核参数化设计方案并实现其关键部件的参数化设计。具体的研究内容和工作包括:1、分析FT-MT2 IP核的组成及各个部件功能特性,实现其总体设计。对DSP IP核的关键部件FMAC进行设计优化,实验结果表明其达到加快速度、缩小面积和降低功耗的优化目的,完成对FT-MT2 IP核的时序优化工作并对综合结果做简要分析。2、根据FT-MT2 IP核结构与应用需求,设计了FT-MT2 IP核的参数化方案并对可实现参数化设计的性能参数进行提取。遵循VSIA标准,为FT-MT2 IP核提出一套标准的可交付项。3、根据FT-MT2 IP核设计需求,提取FT-MT2 IP核的L1DCache容量为设计参数,对其实现了参数化设计,容量参数可配置为16KB/32KB/64KB,并对参数化后的设计进行了性能评估。根据IP核设计需求,基于FT-MT2内核原型系统,对其AM进行了参数化设计,提取其向量存储体BANK容量及向量运算单元个数为设计参数,实现了24KB、48KB、96 KB、192KB、384KB、768KB总容量可参数配置的AM设计,并对完成的参数化设计进行了性能评估。4、制定了FT-MT2 IP核的验证流程,并对验证环境和各验证工具进行简单介绍。搭建验证平台,对FT-MT2 IP核原型进行模块级和系统级的功能验证,并进行验证覆盖率分析以保证验证的完备性。在基于覆盖率驱动的模拟验证的基础上,进行模拟-形式混合验证。最后,依据VSIA和IPCG有关IP软核质量评测标准对FT-MT2 IP核进行了质量评估,结果表明其基本满足DSP IP软核的质量要求。