论文部分内容阅读
课题针对单片NAND型闪速存储器存储容量较小和存储速度较慢的特点，通过构建闪存阵列的方式来增大存储容量、提高存储速度实现了大容量高速存储。利用位扩展技术完成了以单片NAND FLASH为基本存储单元的存储阵列的横向扩展，利用分时加载技术实现了纵向的扩展，构建了m×n的通用阵列。然后提出了对存储阵列中无效块的处理方法，根据阵列的行列m、n的取值不同分别提出了全相关、全独立、行相关、列相关四种管理机制。在进一步研究阵列的工作原理之后，为存储阵列设计了专用的DMA逻辑控制电路。最后，讨论了存储阵列的数据管理方法，在各个相关模块的存储阵列中建立系统信息区、状态标识区、文件信息区、参数配置区、数据存储区，这样能方便有效的存储和管理测试数据。在提出存储阵列的构建、存储阵列工作原理、无效块处理机制和数据管理方法之后，本文还通过动态参数测试系统的设计为例，介绍了存储阵列在测试系统中的应用。测试系统包括FPGA主控系统、模数转换模块、FLASH存储阵列、USB接口电路等。主控系统采用的是以FPGA为载体的SOPC系统，SOPC内部集成了Microblaze软核处理器及用户自行设计的IP核，用户IP是完成采集存储的核心电路；模数转换模块支持2、4、8、16四种可选通道的同步数据采集，在16通道同步采集的状态下，采样速率能达到400ksps；FLASH存储阵列系统采用1×4的阵列，无效块处理机制采用行相关方式；USB接口电路主要作用是为处理器和上位机提供数据通道，方便测试系统接收来至上位机的各种操作命令，以及保证测试数据的顺利回传。最后通过测试实验验证了存储阵列的存储速度能达到16.6MB/s，也保证了测试系统的可靠性。