论文部分内容阅读
高速模／数转换器(ADC)实现了模拟信号向数字信号转换，是HDTV等视频系统的重要模块。出于性能、功耗、可靠性、成本和市场的考虑，目前可集成的高速、低功耗ADC成为模拟集成电路领域中的研究热点。因此，本研究拟通过设计两种10bit，速度分别为50MS／s和100MS／s的ADC，为HDTV系统提供一个可集成的高速、低功耗ADC。首先，本研究采用1.8V，0.18μm CMOS工艺，完成了一种10bit，50MS／s流水线操作ADC的设计和测试。在系统研究和对比各种电路结构的基础上，采取了一系列的低功耗技术(主要包括结构、量化范围、增益自举OTA和比较器)，分析并优化了其中的主要电路。测试结果表明：ADC在整个量化范围内无失码；功耗为57.6mW，功耗／速度为1.15mW／MHz；Offset为0.8mV；DNL为-0.6～0.7LSB；INL为±1.8LSB；输入信号为5.1MHz时，SINAD为44.9dB：电路面积为0.52mm~2。50MS／s ADC与ADI公司的最新同类低功耗产品相比，除受测试条件影响而存在一定差距的SINAD指标外，DNL和INL这两个指标均接近，而功耗和功耗／速度则明显改善。这说明，50MS／s ADC的设计和测试方法是正确和成功的。同时，在50MS／s流水线结构ADC的基础上，本研究还完成了一种10bit，100MS／s并行操作ADC的电路和版图设计。100MS／s ADC由两条速度为50MS／s流水线ADC组成。为降低功耗，防止由于并行量化而导致的性能下降，采取了一系列的低功耗(主要包括通道间OTA共享及所有50MS／s ADC采用的低功耗技术)和纠正措施(主要包括二次采样和数字滤波)。仿真结果证明，100MS／sADC功能正确，功耗仅为67mW，功耗／速度为0.67mW／MHz，这两个指标均达到国际10bit低功耗ADC先进水平。100MS／s ADC目前正在流片过程中。