论文部分内容阅读
随着网络技术和信息技术的发展,PC之间通过网络互连传输数据被越来越广泛的应用。在航空航天、数字电视等需要大数据量传输的领域,PC之间数据传输速率的需求甚至已经达到万兆级别。传统的基于CPU软件、千兆以太网、第三方硬盘等数据传输方式由于数据处理能力和带宽的限制,已经不能满足PC之间高速数据传输的需求。本文针对上述问题,对PCIe和万兆以太网UDP/IP进行了深入研究,设计了PC间基于FPGA的万兆网络传输平台来实现PC间的大规模数据传输。在FPGA内部,将PCIe DMA数据传输系统和万兆以太网系统相结合,利用DMA的技术优势提高传输速率和CPU效率,利用硬件处理网络协议来减轻CPU负担,满足了PC间网络通信的高速传输和高处理能力的要求。本文设计的核心主要分为两个部分,分别是PCIe DMA传输和万兆以太网UDP/IP协议栈。PCIe DMA传输主要包括发送和接收模块、DMA控制状态寄存器和中断的设计;UDP/IP协议栈主要包括UDP数据的接收和发送模块逻辑设计以及其与FPGA MAC核的接口设计。本文提出的PCIe DMA传输系统与万兆以太网系统,通过Verilog硬件描述语言和Xilinx的开发套件ISE进行设计,首先进行代码编写,然后功能仿真验证各模块功能的正确性,最后将生成的比特流文件下板测试。在PC端通过上位机观察PCIe传输速率,利用抓包软件Wireshark抓取数据包分析,测试结果说明本系统基本实现了PC间万兆速率的数据传输功能,发送和接受速率均能达到6Gb/s。